微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > layout 出错(LVS),求助大神

layout 出错(LVS),求助大神

时间:10-02 整理:3721RD 点击:
之前在论坛里面请教过大神,现在出现这种报错,我应该怎么解决呢小弟先行谢过了,图一是原理图,2,3是布线和结果(LVS)图,谢谢

把M1,M3的B改到gnd上试试

好像早就看到过这个问题就是电路上有两个N管的B端接地应该能解决

这个问题新手估计都会很纳闷。看起来像是做练习的,你有类似psub2这种层次的话,虚拟隔离下也就能过了。

是啊,之前发过贴,但是还是过不了,就再发一次,大神有什么见解没,教下小弟我

具体怎么做呢,我是一点都不会

有一個 port 錯了 查 一下 ,calibre 上 incorrect ports

一般情况下,M1和M3的衬底B电位应该接gnd,这个问题你需要和Designer确认下,如果确定是接中间电位,一般会加一个P阱隔离起来,具体你要看设计规则文件,还有这种工艺是不是会有nmos的衬底不接gnd的情况。

你把电路中间那两个N管的B端接到地上就可以了

一个psub两个电位造成的问题

你在M0,M1的衬底上打上对应的lable试试,没遇到过,不知道是否管用

那应该怎么解决呢?求指导

谢谢大神们的指点,小弟的LVS终于过了。

软连接的问题吧 M1 M3两个N管的BULK端在版图实际上没区分开 可以改电路 也可以加环改版图

电路工程师和版图工程师都不合格!
基本概念:mos是四端器件,普通nmos bulk端只能接地,或者另外隔开的虚拟地,不能是其它电位

NMOS的bulk只能接GND,pmos的BULK可以接不同电位

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top