做MASK的时候PLDD与NLDD层的算法大概是什么样的？

请教一下论坛里的大侠们，在5V工艺里面，PLDD，NLDD层次的具体作用是什么，做MASK的时候大概算法是什么样的?因为每次做JDV的时候只知道这两层是运算出来的，但是每次都不知道具体怎么操作的，很纠结

看tooling上有没有公式，如果没有的话估计是保密的。

谢谢你的回复，他们的文件上面没有给公式，所以我才想问问大侠们知不知道大概的算法。那PLDD，NLDD层作用是什么呢?是每个工艺里面都有这两层吗?

PLDD, NLDD 是降hot carrier用的，有些工藝有，有些沒有，視狀況而定

NLDD &PLDD 不光光是PPLUS NPLUS 做出来的用来降低hot carrier 用的。在有的高压工艺上有单独的这两层，用来降低漏断的漂移区

我现在用的是40VBCD工艺，看JDV上的信息NLDD层是在高压NMOS管上面有，而PLDD层是在低压的有pickup的地方有，很奇怪，无法理解

light drain doping吧，减少什么效应的， 基本都有这2层，
而且还有PLH， NLH， 高压LDD，
smic就是NLL,PLL, PLH, NLH ,具体公式可以看tapeout form里面的mt form公式运算，
很复杂，

参考高压LDMOS的设计方法

thanks