微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 用chiplogic Analyzer反向提取电路时,怎样快速区分MOS管源、漏?

用chiplogic Analyzer反向提取电路时,怎样快速区分MOS管源、漏?

时间:10-02 整理:3721RD 点击:
有些管子的一端很明显的接在地上或电源上,这好判读是源端,而有些管子源漏都不接高、地电位的,判断就不那么方便了,大虾们,有没有一些技巧或经验,快速区分源漏,比如说同类型管子一般是S/S相连还是D/D相连呢,不同类型管子又是怎样呢?

如果從V到G的路徑來說一般PMOS都是先通過S再通過D,NMOS相反。相同的管子都是SS相連,DD相連的。

为啥要区分呢,仿真也不用区分。看着有点别扭而已

我们提电路基本不区分S和D的, 明白就行. 不必那么较真. 有时间不如好好整理整理电路.

完全同意楼上的普通的mos S D是可以互换的

这个只能从电路区分,也就是把电路整理好。用designer整理很快的

这个问题非常容易解决,专业Analyzer工程师为您解决,包括各类Chiplogic和Hierux系统软件,有需要请加QQ2686073827

不必分的那么清,提出了就知道了

我在芯愿景工作过5年多,不懂的可以电话联系我 15652378435另外我还在找工作的呢

有没有芯愿景软件的使用资料啊,单元提取好多不懂,网上资料很少,新愿景也没什么培训教材或者视频之类的。


应该是有培训手册的。可以找销售要的。

是不是孔多的就默认为源极了啊,这种理解对不

我们从来就不区分源漏

提供反向服务,北京方华佳瑞科技有限公司,13161519588

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top