微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > mos管做esd时,为什么漏端到poly的距离大于源端?

mos管做esd时,为什么漏端到poly的距离大于源端?

时间:10-02 整理:3721RD 点击:
mos管做esd时,为什么漏端到poly的距离大于源端?麻烦大虾们解释下。

源区相当一个小电阻起到降压振流的作用, 可防止大电流从漏端进来影响到POLY.

学习了!

请问这和拉大漏端距离有什么关系?

漏端上的接触孔到POLY的距离大了, 这部分的源区电阻就相应大了, 可以起到作用了.

将漏区拉大,是为了增大漏区的电阻,从而能承受更大的电压。

我知道一定的电阻可以钳位电压,但是esd主要是说如何泄放大电流的问题吧!

漏区的距离大是为了保证可以形成足够宽度的漂移区以承受电压,这是非对称的管子

2楼说得对,增加漏端的距离是为了使漏极的串联电阻变大,相当于在ESD的引脚上串联了一个镇流电阻,从而使管子承受更大的击穿电压!

这么说增大漏区的间距是因为电压的关系?esd的电阻应该不大,相对大电流来讲,电压应该不是主要的关系吧!那天我问了下我们的工程师,他说主要是增大间距其实就是增大漏区的面积,也是增加大电流的泄放通路。这个解释我觉得还是有理。不过还是谢谢各位。

增大漏区的间距,相当于增加漏区寄生电阻,实现镇流作用。保证多个finger同时导通,不会出现局部电流密度过大产生Si体晶化形成局部热斑而造成ESD器件失效。对于GGMOS做ESD器件,最难保证的就是承受ESD应力时能够同时导通,通常对于4KV JEDEC标准的ESD要求,会给每个finger增加一段nwell 电阻实现镇流。为什么选用nwell电阻呢?用poly不好吗?nwell电阻有一个很好的特性:因为具备速度饱和效应,nwell电阻在接受ESD应力时候,阻值会变小,从而自己保护好自己,poly电阻是不具备的。同样的道理,我们可以解释,类似高压管的漏区要做在Deep nwell当中,提高耐压,提高承受高压应力的性能。


ESD器件在ESD状态下要泻放很大的电流(1.33A for 2KV),那么这个ESD device需要承受很大的power(=Vh*Iesd),所以拉大间距是让它有足够的size去耗散很大的power,让ESD在泻放掉之前产生的热量不至于把铝线熔化掉(铝的熔点是580~740C, 硅的熔点是1400C).

拉大间距是为了增大drain端的电阻,尽管我们希望ESD路径上的电阻越小越好,那么ESD器件本身的耗散的功率将会很小,但是ESD器件由很多个finger组成,所以每个finger不可能同时被trigger起来(NMOS的均匀性最差),所以这个电阻是为了改善ESD device导通的均匀性而加入,在书里这个电阻应该叫做ballest resistor
拙见而已,欢迎指正

谢谢jian1712,我也再次问了下我们的一个工程师,它说拉大漏区可以增大漏区电阻,这样寄生的BJT可有更高的电位,使BJT导通,这样也能更快的泄放掉漏端的大电流。漏区的增大,有很多有利因素,只是在那一瞬间看什么原因起主导地位。

受教了,很有用~

mos管和三极管做ESD保护管 时是不是等效二极管呢?他们比单纯的二极管有什么优点啊?那位大侠说下,先谢了

众人拾柴火焰高啊!
自镇流、增加散热、增加寄生管导通都很有道理!可能都有涉及!

Sorry,发重了!改之!
刚才一算,按2KV的人体模型,能量竟然到了10^-4J,太恐怖了!不知道热量仿真怎么做了!直接相关的质量不超过10^-10g

增大漂移区电阻,起到镇流。一般都是漏端接外部pin, 所以在漏端加大距离。

请教下,这是怎么算的?

按人体模型的电容量和电压,我算的时候把电容里的一半能量加到了ESD中,现在再想一下,算多了,ESD钳位压降应该只有几伏,能量只能算0.2%加到了芯片中

说的好啊!

确实是这样的!

mark。

增大漏区电阻的说法我有疑问,好像电阻变大了就可以增加压降,没有电流的时候呢,电阻还有作用么?所以我觉得增加漂移区宽度的说法比较合理。比如说drift mos, 那个增加的漏端距离也是电阻么?哈哈。欢迎讨论。

一般來說 nmos drian 接到 output PAD , 須要加大 RD
如果是 有些 process 有 esd implement 就會把 ldd 打掉 也是增加 rd
, 加大 Rd會增加 esd 能力 ..所以 io rule 和 core rule 會在這邊有關 ,
另個是 latch Up rule , 多數 drc lvs 都是只有 io 的 latch up ..
但 有些 core design , layout 太近 會發生 latch up 都要 打玩 latch UP 照 emmi (漏電 )
或 obrich 後來查 , 一般 obrich 看 metal 間 是否吃不乾淨 short ,
EMMI 是看 p/n junction leakage ..
但 latch up發生後 就可能 漏電 

源相当一个小电阻起到降压振流的作用, 可防止大电流从漏端进来影响到POLY.

其原理是限制各个contact电流,使各部分channel均匀trigger吧

学习了

楼上都是大侠

Drain端的电场比Source端大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top