微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > p+ 衬底的问题

p+ 衬底的问题

时间:10-02 整理:3721RD 点击:
请问为什么说衬底是干扰源呢?本人的理解是衬底就是ptap到最后都是和GND同电位的?

衬底一般来说要接GND,保证NMOS和衬底的PN结反偏。但是衬底是所有NMOS共用的(区别于PMOS是部分区域使用单独的NW),这样每一个NMOS的电位变动都会耦合到衬底从而影响到其他所有NMOS。所以衬底是极其混杂的,对于敏感信号必须要用DNW来隔离。
为了将衬底偏置到GND,需要用PTAP连接到上层,因为衬底是无法和上层直接相连的,同理NTAP也是用来偏置NW。

说的好 佩服

2楼的讲解非常到位了

谢谢您的回答,看到有的文章里说可以通过PTAP隔离衬底的干扰,请问PTAP有这样的功能吗?

可以。原因很简单,PTAP是用来传递衬底电位GND,那么充足的PTAP可以让衬底和GND电位更加接近。考虑最理想的情况,如果上层GND电位直接和一个NMOS衬底连接(该NMOS附近如果有充足的PTAP那么可以等同于电阻很小的连线),那么来自衬底的其他噪声对该区域的衬底造成的影响就很小。当然实际PTAP电阻还是很大,所以增加PTAP只能尽量减小干扰,而不能完全消除噪声。
latchup也是同样的道理,多加TAP可以保证source和衬底电位的一致性,从而不会让寄生三极管处于放大状态。

回答的太精辟了,大神谢谢
1. 问一下按照上面的理解是不是floating的PTAP不会有任何作用,为了消除density时,有时会增加floating的PTAP
2. 对于屏蔽线我想问一下,按照以往的经验我一般是把敏感信号和时钟信号左右加屏蔽线,然后把这些信号接到GND上,如果把模拟信号和时钟信号左右加的GND是同一GND会相互干扰吗?还有就是如果我忘记把屏蔽线偏置到GND上屏蔽线会起到屏蔽作用吗?会对要保护的信号线有影响吗?

楼上正解!
或者我们可以简单的理解为一个有微小电流流过的电阻。如果只在某一段接0电位,经过一段距离后电位会上升(可以理解为噪声)。如果我们一定距离就接0电位就可以减少电位的上升,从而降低噪声。

谢谢回答

floating tap 从电学上来说是没有直接作用的,但是dummy pattern存在的意义在于工艺上可以减弱pattern分布不均所导致应力问题,越小尺寸的工艺应力体现的就越明显,所以dummy在先进工艺中必不可少。关于屏蔽,其实你做的屏蔽线所连到的GND都不是严格的GND,因为从上层PAD接下来每一层金属都会有寄生电容给金属造成扰动。而时钟线频率比较快,和屏蔽线之间形成的电容会不停地充放电,对屏蔽线电位的稳定性影响很大,旁边的模拟信号也会因此而受到影响,所以时钟和模拟信号不适合用同一条屏蔽线,在这种情况下拉大space是比较合理的选择。
一般来说屏蔽线不接GND也是有作用的,对信号线来说,只要有屏蔽线,那么在信号线传输过程中两者之间会形成一个稳定的电容(一般来说也是对信号影响最大的寄生电容),而旁边屏蔽线毕竟是金属线,电位相对稳定,那么给信号线造成的寄生就比较均衡,也就是信号会比较稳定。其实也有VDD做屏蔽线的情况,只要稳定性够好。当然,如果可以屏蔽线最好还是不要floating。



最近接触的项目都是只有一种gnd的,在这种情况下如果加屏蔽线的话不可避免的导致时钟信号和模拟信号的屏蔽线接到同一gnd这种情况下怎么避免他们的相互干扰呢,还是不加屏蔽线直接拉大space?

可能我没说清楚,我说的是时钟和模拟信号不要共用一条屏蔽线,而不是不能共用接同电位gnd的屏蔽线。如果时钟和模拟信号一定要并行,可以给时钟信号和模拟信号分别用不同的屏蔽线屏蔽<两条信号线之间不要只有一条屏蔽线>,同时适当拉大两者的space。如果空间实在不够,建议拉大space。如果有条件的话建议抽下RC run下后仿真。

谢谢您

说的好详细,学习了。

想问一下,是否在大工艺中能允许模拟线和信号线公用一条屏蔽线的情况?最近在做的项目中就是之间走了一根屏蔽线,影响很大吗

小富人,PTAP和PSUB有什么区别?谢谢!

劳驾PTAP,啥意识呢?俺是新手,有点不懂

PTAP就是P注入的衬底呀,就是Psub所接的电位,也就是NMOS的bulk端。
NTAP是NW电位,是PMOS的bulk。

并不会影响很大,一般屏蔽线接的电位足够稳定,那么CLK的变动就不会让屏蔽线电位出现较大浮动,从而也不会耦合到模拟信号中去。如果屏蔽线是不稳定电位,比如接的Ground(Power也是可以的)不够充分,那么就有可能会因为CLK的高速变化导致屏蔽线电位变化,从而再将该变化引入到模拟信号中。
说白了,耦合电容的影响其实就是电荷能不能及时补充的问题。如果屏蔽线电位足够稳定,电荷可以即时补充,那么屏蔽线和clk的耦合电容带来的影响就是让clk变慢。

PSUB是晶圆的P+衬底,和NW是同一属性,特点是电阻比较大。PTAP是P+有源区,和S/D同一属性,电阻比较小。
所以为了将PSUB和NW这两个衬底电位更好的连接到Ground/Power,Psub和Nwell分别通过P+AA和N+AA来实现。关于电阻的比较可以去看任意工艺的WELL电阻和扩散电阻,一般都相差一定的数量级。



哦哦这明白了 谢谢哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top