Source/Drain 和Bulk 接一起为何不用画ESD Rule

最近看别人版图 看到只要有D/S和B有接一起就不需加ESD Rule 如果没有接就要画ESD Rule
以及 inv为例 ESD路径如下图 D端为什么不用画ESD Rule
小弟尚浅 望各位牛人开导

若S or D与sub接一起，可以借助well（P-sub or NW）来导ESD，这个well是很大的，所以不用撑ESD。
对于inv的P/N MOS，其source端都是与各自的sub接一起了，而drain如果不是直接接到PAD就不必考虑ESD问题了。

学到了。

请问以如果是以INV为例 当负ESD 电流由 ground 进去 不会从 PMOS Drain 端出去吗?

ESD基本上大部分会被IO里面的clamp cell吸收掉，不会进到core里面。
如果有有很多的ESD电流进入core，那IO的ESD保护结构可能就有问题了。
不排除会有一些ESD进入core，所有core里边与pad直接相关的net需要做好ESD保护，INV的输出如果不是pad，那这一端可以不考虑ESD。至于你说的ground上面的esd（你说的是负ESD）电流，于inv而言，NMOS的drain与sub接一起，这么大的pwell可以承受一定的ESD冲击。

S大谢谢您 小的受益匪浅

学习了

有道理

学习学习
学习
学习

学习了