微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > calibre中用pex提参有error,g和b短路。

calibre中用pex提参有error,g和b短路。

时间:10-02 整理:3721RD 点击:
将两个模块连接,LVS过了,但是提参时出现了1个error"net MM17_g shorted to net MM16_b"。两个模块单独都没有问题,一旦这两个模块连接起来,提参就有问题。LVS是过了的

好好检查一下lvs,肯定还是有问题的,检查一下option 另外用commandrun一下

在此之前也遇到过类似的问题,同样是g和b短路,当时是稍微修改了版图,原来版图为三个管子的栅直接相连,只在一处打了过孔连出去,后来改为两两之间打了过孔都连出去,提参就没有问题了。现在遇到的问题,修改了报错位置栅极打过孔的位置,依然报错。command run是什么?是命令行操作吗?

你先看下报错的具体位置 是不是真的有问题吧 有的时候确实是lvs的rulefile写的不完整 cover不到的情况

pex的rule file要先做lvs,但是经常pex的lvs和正常的lvs规则文件有出入,所以一个通过不代表另一个也通过。不知道为什么calibre用这种风格。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top