lvs 子模块连接错误

做了一个大模块的lvs 有两个相同的开关模块需要同一个时钟来控制，但是跑lvs的时候，显示其中一个模块的MOS管的控制信号没接对，仔细检查了电路，感觉没有接错，而且两个相同的模块是对称画的，如果一个模块接的不对，另一个模块一个也报错

裡面沒錯 可能在外邊 接錯了

外面我也检查了，同一个pin都接在一起了

可以试试用hcell跑。