cadence layout 虚拟机下的ic615

时间：10-02 整理：3721RD 点击：

我用cadence画layout时，建立layout文件、调入元件后，再怎么放大元件也不显示源漏极，听说要在左边的layer中选择图层。该怎么操作才能显示源漏极，栅极呢?

LSW窗口edit——set valid layers———选all Valid,如果不行看看是不是你的库没有关联PDK库

您可能还没理解我说的意思，就是cadence 90nm 工艺库里，在画layout的时候，调入元件放大就可看大元件的源漏极，不需要选择图层。我现在用的是40nm的工艺库，然后是需要选择图层，然后再经过操作才能显示元件的源漏极，要不然调入元件之后只能看到一个框，放大也还是一个框，不会显示源漏极。我想问这个“操作”应该是怎么样的呢?你说的那个valid layers我已经选择了。

好好奇哦，截图看看-->cadence 90nm 工艺库里，在画layout的时候，调入元件放大就可看大元件的源漏极

你需要做的是Shift+F，这个不操作，是无解的。除非打散器件

回复 4# xxmule

没看到有写源和漏的字符啊

这还用写嘛，一看不就看出来了

那你发帖纠结个什么

上一篇：求助大牛版图display.drf问题
下一篇：请教：为什么在IC设计中不采用串联电容分压的结构？

虚拟机 cadence layout 相关文章：

栏目分类