微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > layout calibre lvs

layout calibre lvs

时间:10-02 整理:3721RD 点击:
在用calibre 做lvs时,出现不hierarchical能通过,而如果选择flat时就能通过(出现笑脸),求助大神们,calibre的hierarchical和flat lvs有什么区别?

帖子http://bbs.eetop.cn/thread-321981-1-1.html应该可以解答你的疑惑

http://bbs.eetop.cn/thread-222315-1-1.html这个贴也是同样的问题

我觉得是lvs rule file有bug吧

表示 hier 狀況下 有些子電路 並不match
常見的是 把電阻集中hier 有些 不 match
flat match

hierarchical如果设置了hcell那么可能会有问题。

hcell 中有cell不match ,或层次化不对。但是如果flaten没问题,版图就没问题啦!

楼上正解,hcell中有cell 不match。如果仍然需要用hcell的话,可以把通不过lvs 的cell从hcell list拿掉。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top