diode加了SAB层过不了lvs
另外foundry的rule写的太复杂了,不想改
要么改文件,要么改layer
成熟一点儿。
文件不认识器件,不想改文件也不想改器件,那就只有report出来这个错了。这是最不建议的结果。
或者不加SAB,改成串联个小电阻行不行?
waive 這個錯
纯粹瞎搞,没听说过diode需要加SAB的。
首先要搞清楚要想做出来什么器件,不懂半导体工艺能瞎整么
saliside是用来做欧姆接触的,加SAB莫非想做出一个金半接触的肖特基结
contact没有saliside,直接打到silicon上能保证良率么?
这个问题的解决:1.LVS 不pass, waive 2.修改LVS file.
我可以帮你改LVS file, 很简单. 有需要可以联络 qq:269067956
顶六楼!不知道你在那里加SAB是个什么意思!首先你这样改了之后model就不再是fab提供的了,你的仿真结果就不准!第二,不要随便改lvs 的code因为里面涉及到很多model的信息。你改的不好,或许能过,但是不敢保证是否会影响到你RC 的抽取!
他这个Diode用在IO口,应该是个ESD吧,加层sab,增加阻抗,增加抗ESD的能力,这样做不行吗?NMOS管型的ESD,漏端不也是加了层sab吗?
标题
首先打contact的地方必须做silicide,这是工艺上必须的,没有什么可以讨价还价的。
mosfet s/d的sab做法等效于串联小电阻,使得esd电流均匀,但是contact地方是没有sab的。
diode是纵向导电的,而且一样导通电阻小,加sab有什么意义
sab不是将S/D整个围起来的吗?con部分是怎么做的呢?对于diode横向导通还是纵向导通,这个得看结间距了吧,为什么说加了没意义呢?
个人认为家sab有意义,但contact地方不能加sab。一般验证时替换层或修改文件
个人认为有意义,但contact地方是没有sab的。过验证时替换层或修改文件
哥们,你SAB包的位置,包多了吧