关于layout xl的问题，求大神赐教

在layout xl中通过schematic自动布局生成的pcell单元，是通过什么关系和shcematic中的单元相对应的，能否进行修改和约束?目前只知道layout xl的好处在于可以自动布局，布线，但很不实用，基本还是要靠自己大量的修改来完成。请问它还有没有其它什么特别好的，实用的优点?

毕竟不是纯数字pr，如果它能替代你，你就失业了

目前使用XL只是方便自己连线，这样可以减少很多的LVS错误，方便工作，这也只是一个工具，即便是使用它去布局布线，后期我们还是要进行大量的修改，

弱弱的问一下，什么是layout xl?

但其中有些器件不符合要求，比如要将差分做成中心对称，但根据schematic映射出来的MOS管却是一个整体的，这种情况怎么办?

就是和layout_L差不多的工具，但和它稍微有点不一样，如2楼所说

那就手动拆分成几个管子（要设计者改电路也可以）

可以用来估算大概面积

嗯，对的

拆成几个管子或者放弃使用xl啊，再就是让schematic改成你需要的管子，然后再用xl调进来就可以了

评估用，真正layout还得自己改

相较于layout工具来说，用这个画版图虽然依然需要自己手动布局，但是整体来说还是可以减少很多时间的。
对于差分结构的布局，你可以在电路中将对应的器件的finger=N改成M=N（finger=1）。
使用layoutxl的好处 ：
1、可以节约布局布线的时间
2、可以很直观的看到版图中器件和电路中器件的对应关系，这样方便后续的人员对版图修改。

估算面积的时候你们是怎么做的?是手动去慢慢排吗?总觉得这个步骤又慢又浪费时间

只用来大概的估算一下面积（实际面积已最终的layout面积为准），要准确的话当然得摆的好点，仔细考虑留出布线的面积

具体到这个问题，我觉得比较方便的操作是不麻烦电路人员，layout人员自己修改电路，便于使用xl调用器件和连线，最终通过lvs时，也就能通过和前端的电路验证了。

电路人员不会让人随便改的，不然不小心会出问题的，出了问题电路都不知道就糟糕了

亲，我的回答是针对上面具体问题的，关于“想用xl又想把管子交叉匹配”这种，你改的的schematic是为了方便你用“virtuoso xl”，最终的验证电路还是用前端的，所以不会出问题。

请问一下，layoutxl 是怎么估算面积的，我刚刚试了一个OP，调出来的管子放了一大片，放得不紧密呀，上面还有一个蓝色框框，那个框框是不是估算的大概面积呢?

蓝色的框可以去了

我觉得XL超好用啊，比L进步一大截，从SCH 直接拉出的pcell每个都与sch上的一个cell是一一对应的，size都是对应的，debug的时候也很方便；省去了之前一个一个add instance，然后还要修改参数；估面积也很方便，至于自动布局布线这个倒是不大常用。对于差分啥的，也可以通过另外一项功能实现，cinstraint 和modgen

layout xl 超级节约时间

比较同意12楼的说法，除此之外就是前面说的评估面积啥的

拆成响应的管子之后，使用connectivity菜单下的define device correspondence功能重新映射电路和版图，使用此方法即可在不修改电路下，保持映射关系。

两种方法可以使用：
1.Options--layoutXL--Generation---Split mfactored devices/Split sfactored devices/Split fingered devices
2.Launch--CPH(Configuring the Physical Hierarchy)--Instance---选中相应的器件---Attributes----Split mfactored devices/Split sfactored devices/Split fingered devices（True or f False）


这样操作的好处是 不需要改schematic，layout所有pcell都有XL 信息