assura lvs 问题求助

求大神帮忙本人子模块lvs全都通过了
top 出现问题
本来应该
cmsb<6> ---- msb<6>
cmsb<5> ---- msb<5>
cmsb<4> ---- msb<4>
cmsb<3> ---- msb<3>
cmsb<2> ---- msb<2>
cmsb<1> ---- msb<1>
cmsb<0> ---- msb<0>
结果报错为
cmsb<6> ---- msb<0>
cmsb<5> ---- msb<1>
cmsb<4> ---- msb<2>
cmsb<2> ---- msb<4>
cmsb<1> ---- msb<5>
cmsb<0> ---- msb<6>
反了。
另外assura 电路layout前网表怎么能看到呢?

帮顶~这个模块，完全没听说过

感觉是连线反掉了，线路和版图网表是隐藏文件A.snn和A.lnn

楼上说的有道理 下层都干净的感觉问题不是很大 看看连线或者pin的位置有没有错

谢谢楼上各位回答，目前问题已经解决，连线没错，在底层模块对调下就行了。