微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > calibre lvs box之后,被box的cell里面的问题会对顶层有影响么?

calibre lvs box之后,被box的cell里面的问题会对顶层有影响么?

时间:10-02 整理:3721RD 点击:
大家好,我现在在做一个数字顶层的lvs,但是现在子模块里面的lvs还没有clean,所以想把它设成box,但是不太确定设成box之后,在lvs的报告里是否还会报出子模块的error?或者说子模块的error会不会导致顶层的error?
谢谢了!

不会的,既然是BOX,只要port连接没问题就没问题。

不会的,放心做吧

3x楼上的两位

box不会

应该不会吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top