请教：升压降压电路版图 latchup 防护

自己顶一下，别沉了。

Q1. vcc, vh, vl, gnd是四个pad,还是vh,vcc连接到相同的pad, vl和gnd连接到相同的padQ2. 为什么不把nsub接到最高电位的vcc, 为了隔离噪声么
Q3. 按照现有的接线方式，会有latch-up的风险， 前仿是可以看到在vh低于vcc的周期内vcc和vh之间的电流大小，如果能够看到，这个电流会持续多久
Q4. 如果无法改变nsub的连接方式，可以考虑增大vh连接的密度，同时增大vh连接的metal的线宽，保证diffusion和metal足以承受那么大的电流，然后再想在周围加保护环
拙见而已，欢迎指正

保险起见，阱隔离环可以不要；如果实在想要的话，保持和Vcc的距离，电位可以接vh；我以前结过gnd，距离又不够，那时候vh还和vcc同电位，在毛刺作用下就是latch-up发生器。
你这个工艺是哪里的多大尺寸?P阱工艺还像现在难得见了。

论坛有没有相关的资料啊

p阱工艺,没有见识过,学习一下

谢谢，实验芯片就出现了大电流，可是测试条件有限，不能肯定是这个问题。按理论上是肯定会出现大电流的，可是版图上真不知道怎么办
vh=5v-6v
vcc=3.3v
gnd=0v
vl=-5v--6v
刚上电大概30微秒vh<vcc
测试时vh和vcc接二极管，效果不好，似乎没用

谢谢，我有想过不加阱保护环，可是只要芯片中有阱还是会有这个问题，芯片面积本身不大，距离可能影响不大啊

动态选择Nsub的电位吧，不然解决不了。是不是漏画了什么?Vh如果只接衬底，就没必要存在了

帮忙顶

1. 刚上电大概30微秒vh<vcc
上電前, vh到底是多少?
vl 的電合時給的
畫個power on圖?
2. NMOS的Pwell有沒有ring?

再顶顶

相互间用nmos

还真的挺难的。