DCDC的layout问题

不加也行,做出来,latchup概率大一点.有一种曲栅结构,会在中间插入tap,很均匀.也是这方面考虑.

看你的Project有沒有用到高壓元件
有的話，要特別注意高壓元件的Guardring電位
大面積的DRIVER MOS有沒有要幾10支就要包Guarding，可以識你的Die size做考量
但是兩個大MOS中間就一定要有足夠的空間，以及Guardring做防護
以上

最好加GUARDRING

和一般的模拟芯片layout要求一样，最主要的要做好隔离，特别EA和bandgap要做好隔离防止噪声。不一定要加guardring但是要多tap曲栅可以省面积但是镜像不准确。powermos要注意电流密度要均匀

领教了！

容易latch up

看你的Project有沒有用到高壓元件
有的話，要特別注意高壓元件的Guardring電位

感謝這串討論串，讓小弟獲益良多

画了好几个3.3V工作的功率管了。每个的w/L都是上万的量级。

管子得摆放也很重要

加吧，^_^

建议小编多与设计沟通，在面积允许的情况下多加GR是非常好的，四端的元器件，如果说SAB的接触那么远，容易导致LATCH UP，而且DRC也会报错，DRC中的错误就是通过工艺而编写的，所以尽量注意。
模块的话，也要看设计师的要求，因为有时候为了追求IC的面积，很多高规格的匹配是非常占面积的，很不划算。一般BANDGAP要求会高一些，基准电压的部分，电阻，三极管的摆放注意一下。一般模块电流镜的匹配，电源线地线尽量给的粗一些，拐角的部分多做45度倒角，都会对电路有很多帮助。希望能帮到你，如果还有问题可以问我

latchup issue