如何从schematic 自动生成包含电路里所有器件的layout图

模拟电路设计，在cadence里，如何从schematic 自动生成包含电路里所有器件的layout图? 我用 tool-》design synthesisi -》 layout XL 不能生成?这是咋回事哦? 是不是还要什么步骤 或者 输入什么命令?

virtuoso里面的提示信息怎么说?

首先要有工厂提供的pdk支持.有了pdk里面的pcell,才能自动生成cell.具体步骤看手册.里面讲的很清楚了.

在工艺库下直接调器件

三楼说的对，要有PDK的