微波EDA网,见证研发工程师的成长! 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴f绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷26闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�闂傚倸鍊搁崐鐑芥嚄閼哥數浠氬┑掳鍊楁慨瀵告崲濮椻偓閻涱喛绠涘☉娆愭闂佽法鍣﹂幏锟�
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > tsmc55gp via current

tsmc55gp via current

时间:10-02 整理:3721RD 点击:
最近看,tsmc55gp的design rule,发现单个via的电流承载能力是a(假设),而在via阵列中相同的via却是2*a,这是为何?希望高人指点,谢谢!

同关注解决答案

我只有一个类比的情况,TSMC中金属线因为线宽增加,每平方um的电流承受能力会下降。到一定宽度后又会上升。 宽度和电流承受能力是一条波动的曲线。
但是我有个疑问 如果说 电流大小为10a,你只打9个VIA就够了。但是你敢这么做吗? 均摊电流时1.1个a 。可能是TSMC发现 是一个NXN的 VIA孔阵列,电流比较喜欢从中间的VIA孔走。

同样关注。
神奇咯~

灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top