如何估算模块版图大小

凭经验，实际上是

关键是新学者，没经验

多做两次就有经验了。这个没办法

我的理解是把模块里面的所有器件面积加起来，然后稍微留些布线区域就应该是面积了
你觉得对吗

先保证match需要的面积，dummy 对称 ring都需要面积。

各个器件要事先画出来吗?

对称器件，是大致估算出面积的么?

1. 模块中有无大面积的器件? cap array, res array, diode, bjt, etc. 该部分的面积的估算
2. 模块的power走线所占面积
3. 模块中有无需要match的器件，采用何种对称画法，考虑所占面积
4. 根据工艺情况，判断其与器件的面积情况
5。根据设计的走线情况和工艺的走线资源判断预留的走线通道
6. 其它

小编功力深厚

如果有电路图，pcell，那面积估算很容易。所有器件面积加起来，然后除以利用率。cadence内部也有一个skill函数可以做估算。

必须的 如果要求cross-couple 那更要多留点面积

先估计尺寸大的，包括Powe MOS, PAD等

我一般都是把所有器件面积加起来再除以0.8

学习了啊！

真厉害啊

模块，直接layout xl出来，把器件摆在一起，乘以一个系数（这个看经验），也可以采用数字布线的
布线密度稍做修改，就ok了；一般还是很准的

1，先了解此模块的电路主题部分，大面积器件是哪部分?采用何种匹配方式，dummy器件?
2，模块的电流是否需要很宽的POWER,GROUND走线，有无特殊信号线需要屏蔽?
3，注意工艺不同电位的井间距一般相对较大?
4，模块内部的走线应该还好，面积主要在于器件

与之前相似的计划对比下就好了....

最好是用工具把电路导进去，然后把所有的管子一起全拉出来，然后计算一下面积就知道了，这样会快些

楼上用laker的