微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 求高人指点,急!layout中如何查metal floating

求高人指点,急!layout中如何查metal floating

时间:10-02 整理:3721RD 点击:
在layout中的一些线需要shielding,但有时shielding可能忘记接,有没有办法查出floating的metal?或是编个什么文件之类的,求高人指点

我是直接点亮信号线与shielding线就看到了

shielding一般都接ground,点亮要很长时间,而且layout上有很多shielding,一根一根去查很困难

当初我也查了很久 没找到比较简明的方法
养成好习惯吧 画一根连一根

calibre的ERC还是什么的检查可以查出来的。

不行的 我以前试过或者是文件有什么讲究么

erc check 能找出來

文件要肿么写 我上次就没查出来。check好久

通常lvs ERC 都可以检查出来.除非你的lvs.com没有写好.
在lvs报告上都会看到.

嗯 能具体说说是哪条check的么?我去查一下

期待中!

这个ERC真的能查吗?刚试了下,还是没有成功啊,请问改什么LVS文件可以查出来?

如果能查,岂不是所有的dummy metal都要EXCLUDE?

DRC rule定义floating看看

PATHCHK
自己看看calibre的帮助文档哈

用命令等式runlvs,在report里面有一块区域有用括号括着的坐标,那些都是floating线的坐标 ,慢慢清吧

lvs 报告里的ISOLATED LAYOUT NET

通常lvs ERC 都可以检查出来.除非你的lvs.com没有写好.
在lvs报告上都会看到.
同意這個說法
如果你是用 calibre 要打開 LVS OPTION 選項
就會有 ERC 部分
有些 rule file 有, 有些 rule file 沒有
確認一下你的 rule file 裡有沒有 這個部份

加到 lvs cmdfile 里面,
ERC PATHCHK !LABELED by layer
run 出结果后,只看metal的layer

下指令run。图形界面不会报出来的。看lvs。report,里面会有的。有个isolation

可以写出来查

这个问题咱也不太清楚,在laker中还可以点亮线,但在virtuoso中貌似还没看到此功能,同求解决之方法!

在DRCcheck中可以High出来的啊....

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top