微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时钟信号经过扇出后时延比较大

时钟信号经过扇出后时延比较大

时间：10-02 整理：3721RD 点击：

用FPGA将全局时钟信号分3路扇出后3路时钟信号间的延迟达到了2ns，该怎么办！采用的是Altera 的片子

匹配没有?

上一篇：向flash中烧录.bin文件
下一篇：cmos 摄像头型号有哪些种，每种的驱动程序都一样吗？忘了型号了怎么用啊

扇出时延时钟信号比较大相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top