请教：如何实现一个3/2分频的电路啊？

应该不是指用HDL coding实现吧?如果是那样的话小写个状态机甚至是计数器就解决了。
裸奔的版本大概是：
1. 输入信号作为时钟接到DFF的时钟输入，DFF的～Q输出回馈到本身的D上。这样就组成基本的2分频。设输入为in，DFF的输出为D。
2. 使reset <= in & D 来重置DFF。这样的话输出D就是3/2分频。大概=_=
如果不对的话，可以生成两个或者多个上述的分频，有相位差的那种，然后在and啊or啊之类的就出来了～～～
大概思路是这样...没画波形图来验证，LZ试试吧～

恩呢！
动手试试，应该不难！

D触发器分频，再用HDL定义一个3倍频的模块吧.

支持裸本版本

回复
自己好好研究研究。

有没有谁经过验证的

广州鲜花www.guangzhousonghua.cn

wire clk;
reg[1:0]Q;
regQ_shift
always @ ( posedge clk or negedge rst )
if ( ~ rst )
Q <= 0;
else
casex ( Q )
0: Q<=1;
1<=2;
default<=0;
endcase
always @ ( negedge clk or negedge rst )
if ( ~ rst )
Q_shift <= 0;
else
Q_shift <= Q [ 1];
assign clk_o = Q[0] | Q_shift;