菜鸟求教：关于FPGA的时钟
时间：10-02
整理：3721RD
点击：
像Altera的有多条时钟线，这些时钟线都有什么功能，设计的时候又有些什么讲究呢?谢谢！
简单
看手册。
对于时钟要非常小心。
1：在一个fpga中尽量少用时钟，即使是分频的时钟也要少用。
2：在fpga内部全局时钟是有限的，时钟尽量使用全局时钟，对于fpga与外部接口上一小段逻辑可以使用局部时钟（xilinx的fpga似乎没有局部时钟）。
这样的目的是为了保证skew最小。
呵呵，多谢了
一般有专门的管脚外接晶振，这个管脚连接着内部的全局时钟。