微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用CPLD精确延时几个ns怎么做?

用CPLD精确延时几个ns怎么做?

时间:10-02 整理:3721RD 点击:
系统时钟200M。

以前因为输出的hold时间不满足,手工增加了一些buffer。
手册上说的是每个buffer延时0.293ns,但实际布线结果相差很大,而且还要特别设约束,保证不被优化掉。
比较麻烦,不知道能不能满足你需求。

lcell延时是不固定的,手册上的是典型值,用高速时钟同步试试看

要不想被优化掉加相应的语句就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top