仿真时出现不定状态请教
时间：10-02
整理：3721RD
点击：
我在仿真时多条信号出现了不定状态，有的逻辑向量类型的信号部分位上也是不定状态，遇到这种情况应该从哪些方面考虑解决呢?
所有的register必要有reset！
感觉能够出不定态的情况有以下
时序逻辑必须有reset复位，组合逻辑尽量使用同一个时钟域的信号进行运算；
另外RAM必须先写再读，不定态信号做累加时，累加和是会传递不定态的，但如果不定态信号用于做信号比较，则不定态无法传递
楼上的说的设计原则很对！不错
你可以trace 一下不定态的source