微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问这种计数器应该怎么实现?

请问这种计数器应该怎么实现?

时间:10-02 整理:3721RD 点击:
输入为一个8位的二进制数,统计 a[7]~a[0] 八位中总共有几位是 “1”。而且要求组后能够综合。
听说这种句子:
reg a,
...
a++;
是不能综合的,是么?

wire [4:0]b;
assign b=a[7]+a[6]...+a[0];

楼上的那种方法不行,我刚刚试过了

FT
你怎么试的?

我是新手,不好意思
reg [3:0] mux_sel;
mux_sel = a[0] + a[1] + ... a[7]

module MuxSel(mux_sel);
output [3:0]mux_sel;
wire [3:0]mux_sel,a;
assign a=4'h7;//不知道你想要什么样的,、、
assign mux_sel=....

endmodule

多谢多谢!
如果用上诉的 a[1]+.....+a[7], 会不会生成7个加法器?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top