微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个问题!急

请教一个问题!急

时间:10-02 整理:3721RD 点击:
always()
begin
语句1;
语句2;
语句3;
end


这里面的三个语句是并行执行还是顺序执行?

看你用什么语句了
如果是阻塞赋值的话就是按顺序执行,
非阻塞赋值的话就是并行执行。建议你好好看看VERILOG

要看是综合,还是模拟;综合是一般都可作并行,无论是阻塞,还是非阻塞;模拟时有区别。

比我描述的精辟。呵呵

多谢了

1
那综合时能不能不是并行啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top