微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE综合出错请教^_^

ISE综合出错请教^_^

时间:10-02 整理:3721RD 点击:
always @(posedge dll or negedge rst)
if(rst && ~flag)
begin
if(~sclk)
flag<=0;
else
flag<=1;
end

在用ISE自带的综合工具进行综合时,出现如下的error提示:
ERROR:Xst:899 - "../modelsim/examples/clknew.v" line 45: The logic for <flag> does not match a known FF or Latch template.
是因为什么呢?
谢谢!

always @(posedge dll or negedge rst) //告诉工具是低(1'b0)复位
if(rst && ~flag)//又给工具说是高(1'b1)复位. 工具怎么做的出来?!

你的代码感觉也有点逻辑混乱,思路不清。

flag的仿真的波形图如图所示

还请大侠指点一下啊
谢谢

flag的波形图

可以仿真不代表一定能综合。
所以才有人一直在写书说可综合设计。
你的写法可以仿真但目前没有这个底层同功能的单元给你综合使用。

看看学学 啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top