FPGA时钟问题

小弟我FPGA电路设计还没入门，使用Altera公司cyclone芯片EP1C6和EP1C20系列，关于时钟设计，好象一般采用50M外部时钟，但我想实现较简单的功能模块，应该可以使用FPGA的内部时钟吧?是否是不接时钟输入口就可以了?

你看芯片手册呀
如果芯片提供这种功能的
你就可以用了

顶顶顶！

顶顶顶顶！

50M晶振直接接上就好，不麻烦啊

若芯片有晶振，可以不接外部时钟，否则，必须接外部时钟

都是外部的晶振内部的每用过不过都要有一个时钟基准

谢谢各位，搞定了．还是外接一个晶震好，内部可以编程分频．

you yi si, hen bu cuo de shuo

。。

怎么知道有没有内部时钟啊

听说用外部的不好，具体原因也不清楚啊

好像内部没有时钟源呀
好像内部没有时钟源呀