微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA内部未使用单元的设置问题

FPGA内部未使用单元的设置问题

时间:10-02 整理:3721RD 点击:
系统上电后FPGA内部未使用的单元会不会消耗功率呢?如果消耗,应该怎么控制才能让它不消耗或少消耗功率呢? 有哪位大侠清楚这个问题望赐教,谢谢!

应该消耗一点功耗,但可以不考虑,因为没有动态功耗。
小编呢?对不对?

哦这样啊,其他论坛上的朋友也大都认为消耗的很少,谢谢你!
其他人还有什么意见,大家进来一起讨论一下^_^

我也是这样认为的,没用的逻辑没有连接clk所以没有动态功耗,至于静态功耗没有必要考虑。

好的,谢谢各位朋友的解答!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top