微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA中延时的概念?

FPGA中延时的概念?

时间:10-02 整理:3721RD 点击:
请教影响FPGA的速度的延时有哪些?比如7128-6(6表示引脚到引脚延时)。

FPGA中延时的概念?
很多啊,输入延时,输出延时,引脚间组合逻辑延时加线延时,寄存器间组合逻辑延时加线延时等等

FPGA中延时的概念?
那么我们在设计时怎样大概确定延时呢?比如一个16*16的乘法器在6016中实现。

FPGA中延时的概念?
那要看你的代码怎么写了,组合逻辑的级数越少,速度越快。

FPGA中延时的概念?

基本上有四种:
TSU 建立时间
TH保持时间
TCO 从时钟边沿到输出的延时
TPD 组合逻辑延时

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top