微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家帮看看这三态口

大家帮看看这三态口

时间:10-02 整理:3721RD 点击:
assign data_mcu=((!rd_mcu0)&(!rd_mcu1)&select) ? ((rd_mcu_en&(!ctrl_data)) ? ram_b1[addr1] : ram_st[addr1] ) : 8'hzz ;
assign data_mcu_in=(((!rd_mcu0)&(!rd_mcu1)&select) &(rd_mcu_en&(!ctrl_data))) ? 8'hzz : data_mcu ;
在post translate仿真时。data_mcu_in在该高阻时却处于不稳态!
着是什么原因?

大家帮看看这三态口
我只是奇怪你在功能仿真时难道就不会出现总线冲突?看来你的testbench写的也不完善。

大家帮看看这三态口

都写的什么东东啊, 你需要输入BUFFER有高阻状态吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top