微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 望高手解答Synplify里的问题!

望高手解答Synplify里的问题!

时间:10-02 整理:3721RD 点击:
[这个贴子最后由PiaoR在 2004/12/27 06:22pm 第 1 次编辑]
我把一个文本程序在Synplify里综合!
在工具栏那有:
RTL View
TechnologyView
这2个哪个是看得到最后完整的电路图的?
RTL View么?
那TechnologyView是看什么的?

[求助]望高手解答Synplify里的问题!
RTL 是RTL级的电路图
TechnologyView能够看到什么地方用了LUT等FPGA资源。

[求助]望高手解答Synplify里的问题!
那就是说
RTL View
能看到最后完整的电路原理图了!
是这个意思么?
望高手解答!

[求助]望高手解答Synplify里的问题!
RTL View并不能看到你的最终原理图,它只能看到代码的逻辑原理图。最终的Technology“原理图”只能在TechnologyView中看到。

[求助]望高手解答Synplify里的问题!
写一个代码测试一下就知道了,,抄也行啊。

[求助]望高手解答Synplify里的问题!
谢谢楼上的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top