微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 郁闷,我的FPGA又烧了,555555......

郁闷,我的FPGA又烧了,555555......

时间:10-02 整理:3721RD 点击:
我在数据采集卡设计中使用SPARTAN-IIE系列的XC2S300E做逻辑控制,采集卡使用PCI插槽,共三块采集卡,卡之间有一个同步信号线互联,由其中一块卡(称为“主卡”)发送一个单周期同步信号,其余卡(称为“从卡”)接收该信号。同步信号平时为高电平,有效时为一个周期的低电平。两块卡互连工作正常,可是三块卡互连后,第一次是工作一段时间后烧掉了主卡;第二次是刚将三块卡连上一加电就听见一声脆响,一阵青烟,其中一块从卡也牺牲了。FPGA管脚互连(尤其是不同的卡上的FPGA之间的互连)有什么需要注意的地方,请各位大侠指点,在线求救。

郁闷,我的FPGA又烧了,555555......
确保相连的管脚不会同时输出,但是高阻可以

郁闷,我的FPGA又烧了,555555......
但是只有主卡上的是输出管脚,两块从卡上的相应管脚都是输入管脚啊,怎么会同时输出呢?

郁闷,我的FPGA又烧了,555555......
把所有管脚都设置成输入状态或高阻态,加电看看会发生什么现象
呵呵,成本高了一些,还是不要这样试了

郁闷,我的FPGA又烧了,555555......
1000大洋+老板责骂,怕怕。
FPGA程序加载时所有PIN都应该处于高阻态吧。

郁闷,我的FPGA又烧了,555555......
是高阻态
板上其他元件及其连接没有问题吧?
把pci驱动卸载,仔细看看fpga的设计

郁闷,我的FPGA又烧了,555555......
请问那些情况会导致FPGA烧毁?

郁闷,我的FPGA又烧了,555555......
电源加错、短路、在一个网络上多余1个输出
其他的我就不知道了

郁闷,我的FPGA又烧了,555555......
请问“在一个网络上多余1个输出”是什么意思?

郁闷,我的FPGA又烧了,555555......
可能我没有说清除,
比如说:有3个pin连接在一起,在同一时刻,有2个pin同时有输出(如果是线与,就另当别论了)

你这种少见,其实就算有两个同时输出也应该就是发烫而已,可惜你条件不够,否则可以进行失效分析,就可以知道哪个管脚烧了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top