请问congestion在DC阶段都有什么解法？
时间：12-12
整理：3721RD
点击：
rt
用congestion driven的DCG综合，禁用某些pin多的大cell，调整floorplan，等等。
SPG, use true mux structure, duplicate high-fanout register
目前使用DCG在综合，但是现在logic的部分几乎全是蓝色的，GRC 0.5%，在面积不能撑大的前提下，调整floorplan还有优化的空间吗？
嗯 试试这两个