Re: reed-solomn解码器哪种算法架构硬件速度最快啊？

生成多项式，吞吐率，通道数之类的有没有特别要求，然后再看关键路径能跑多快吧
255,240 这种，Virtex-7上如果跑个250M，ASIC应该跑的还能快一点
http://china.xilinx.com/support/documentation/ip_documentation/ru/rs-decoder.html

matlab 搞搞算了， 开源的C找不到是其一，另外藏的坑绝对不会少的

当年公司用了开源的C代码，害的我找bug找了俩月
  

当年刚毕业做的第一个活就是rs码的算法+fpga实现，Berlikamp迭代用若干个并行的BM unit可以跑的很快很快，不知道Euclid迭代的硬件实现咋样。

请问rs的算法很复杂吗？
大概多少个乘加运算？

你跑什么RS算法啊？
RS(255，239)?RS(255，223)?

RS(255，251). xilinx最快的FPGA上跑到了440M，他解码用的是那种啊？钱式搜索应该跑不到吧？