浅谈模拟混合信号设计验证（analog/mix-signal design verifica

大公司都有模拟DV的，现在一般是NCG的designer兼职做一下。

NCG啥意思？

new college graduates
不知道哪个公司传出来的说法，AMD?

刚毕业才进公司的新人

专业做dv的话，要不少coding

我这里有一种验证是偏后期的
把一堆基于transistor和HDL的model放在一起按corner仿
最耗时最需要经验的工作

算法层面的mix signal DV 一般是什么样的解决方案？
比如一个mix signal 的CDR， line rate 3G左右，有个1毫秒的特殊事件pattern想要仿真的话

把模拟部分写成model吧，wreal之类，要求低点直接上verilog搞不好也可以

如果是把模拟简化为model， 会用matlab去做验证
如果写成verilog，基本也就退化为行为级的验证了，关键是如果写model这里加一道人工，精度没什么标准，其实起不到verify的目的了，如果是自动化的什么手段就好了

验证用ams语言 数字化越多越自动化
model看精度要求，最高可以用table model，管pvt

analog实际电路 到 用ams语言描述的相同电路 之间的一致性是怎样保证的呢？
举个不恰当的例子 netlist 和 rtl 可以用formality来保证

这个现在应该还是需要工程师人工保证

你写得就是我们部门要招的人，大家有意向的可以站内联系，坐标上海。
AMS TOP层级别验证，test-bench需要能够自己check信号正确与否，即你说的check自
动化。Analog DV还是有很多工作可以做，或者说需要做的，比用传统方式去验证TOP要
更有效率。 比如，设计后期AMS验证到bug，修改block的设计，前面的验证需要重新仿
真，这时候DV的优势就出来了。

曾经弄过一阵子小型模拟器件的AMS验证 架构搭建，说实话这个岗位对创造力要求不高但对耐心和细致以及工具/数字的能力要求很高。不是所有人都适合这个职位的，design转ams verification要谨慎。
话说这个圈子也挺小，有这个精力腾出手放headcount做这个的也就几家大厂了
  

有时候Design可以和ams verification都干，没必要只干一样。

真做的好了是一个专职verification都忙不过来  
  

我觉得ams verification这个职位有点儿尴尬
如果是仿真模拟性能，很多时候不是提取个参数结果就完了的，需要看波形，发现隐患
这都需要工程师对设计有非常深刻的理解，不是自己设计的电路很难达到
如果是仿真功能，其实通过合理的数模划分，可以把模拟模块的功能设计的比较简单
然后做个verilog model，扔给数字去验证就好了

你这确实是模拟的一个发展方向，不断的分工再分工。

这个是一个methodology的问题，ams verification其实是用数字的思路去测模拟。你说的bug如果没有特殊考量是抓不到，所以说这个不是万能。
但我司强力推几年经验下来对产品质量的提升还是杠杠的，1p0成的比例提高很多。能抓出不少人为因素的失误和系统级小概率出现的bug
  
  

好，支持电子稳拿

在我看来，这个确实是越来越需要的工种了，很多工作可以通过程序去check，一些重复
工作不需要工程师重复劳动了。但是在逐步完善methodology的过程中，你们还会有很多
工程师去看波形吗？怎么保证程序的正确性，而且毕竟tape-out之前的时候，block工程
师比较清闲了。还是就全权交给DV team了。

DV所需library、脚本、环境、GUI应该有人专职开发。
但是，实际使用，其实有designer兼职做就够了。

又一个过来忽悠的，十年前看到类似的文章说模拟很高深，越老越吃香。
※ FROM: 114.246.80]
※ 来源:·水木社区 http://www.newsmth.net·[FROM: 114.246.80]

veriloaA+verilog可以解决。跟我目前做的一样的东西，超可怕。

这个文章咋能上首页呢。。.抛去调侃卖萌的语言，没啥干货.

我理解下来只是正常流程再加额外的验证工作。产品还是以模拟工程师为主，典型的应用是最后阶段修bug时减少出现按下葫芦起了瓢的概率。
ams的出现也要求模拟工程师会读会修改ams bench
  

不知道咋现在这么多人滥用些首字母缩写装逼

我也不知道为啥，诚惶诚恐……

模拟第一大厂是这么用的