Re: cadence的PV实习如何？有了解的

@depenser 。。。

我跟cadence的人力联系过。按照他的说法就是这个验证是偏重于软件的。
把analog designer 设计好的模拟IP拿过来，用他们公司自己的仿真软件去跑仿真，根据仿真结果判断软件在哪些地方有bug，然后反馈给软件编程租，继续debug软件。
跟电路设计关系有，不过不大。干两年转designer应该没问题，时候长了就不好说了。

不是，EDA的PV是product validation,具体干的活应该是software testing，黑盒找bug，最多再接触一些flow

实话是，如果你实在找不到其他实习岗了，还是可以去的。。。

这个看起来是个体力活，或者养老的活，积累不了什么东西