请问一般.13cmos工艺中1.2V的core 管子的breakdown 电压

在经验看来 .13工艺中1.2V的core Nmos 和Pmos的breakdown电压用Vds来衡量一般大概多少？会不会超过2V？我们用的smic 13工艺仿真不报breakdown的错 文档上也不写breakdown 电压。

pcm data/spec上面会写breakdown电压

pcm 全称是什么？到哪里找？

Process Control Monitor，foundry在wafer上都会放一些test pattern来测量确定工艺偏差

刚才找到了pick spec文档 上面写着 BVDS_N12_10_D13 的最小值是2.8V 也就是说1.2V 的10/0.13管子的Vds breakdown电压是2.8V对吗？

VDS应该很高，就是个diode，VGS和VGD应该只有1.44V，关键这个是问题吧，而且这个breakdown的电压还和温度也有关系，如果你的温度低一些应该还可以更高

你的意思是 对于1.2V Nmos 只要保证Vgs小于1.44V 同时保证D端相对G端的电压差不大于1.44V就行了吗？
文档上的2.8V 是把G端和S端都接地 在D端加电压从1.2V扫到6V来测的 标准是电流id =0.1uA*W 管子的L是0.13um

我记得课本上有雪崩击穿的场强，假如MOS的沟道都变成空间电荷层的话，沟道长度乘以击穿时候的场强就差不多是MOS的击穿电压了（这种情况应该是最理想的了，一般击穿电压还要比这个低，因为不可能整个沟道都会变成空间电荷层，而漏极由于重掺杂，空间电荷层差不多可以忽略）。我算过差不多1um沟道对应10V的击穿电压。所以你.13的工艺，如果沟道用最小的.13,击穿电压最多就是1.3V。
如果选用大点的沟道长度，那制约的就是PN结的掺杂浓度和栅氧的耐压了。要流片不可能不提供DS，GD,GS耐压的。仿真我们模拟的用QUERC才能仿breakdown的错。