asic 上海&& 合肥
时间：12-12
整理：3721RD
点击：
IC Design and Integration 工程师(2人) @上海&&合肥
简历 发同芯同得的芯得 boss@hi-talent.com
- IC前端设计及SOC系统工作，包括rtl coding，design综合，静态时序分析及收敛，芯片整合及验证相关工作
- 使用Synopsys/Cadence/Mentor公司如DC/DFT/STA/MBIST等tool进行前端flow
- 使用Perl, TCL, Awk和Sed等脚本语言进行部分tool job的整合以及相应report的分析
- 和前端IC设计师及后端物理工程师协同工作, 协调进行SOC时序收敛.
- 规划SOC 低功耗设计
- 对于DFT,定义IC测试规格与方法
- 编写相关脚本或进行MBIST, SCAN (包括stuck at, at speed), 边界扫描，模拟IP测试电路的生成
测试电路的验证，测试向量的生成
- 与测试厂家合作，制定监视测试流程
综合素质要求:
- 良好的沟通能力和团队合作精神
- 高度的责任心和敬业精神
- 较强的逻辑思维能力，善于发现问题，具有良好的自学能力和解决问题的能力
- 较强的英文能力
专业背景要求:
- 电子工程、计算机科学或相关学科本科以上学历, 硕士(含)以上学历者优先
- 熟悉Verilog或VHDL硬件design 语言
- 熟练TCL编程,perl，sed和awk脚本语言
- 熟悉IC design和前端flow check的tool，如（Synopsys / Cadence / Mentor）的DC/DFT/STA/MBIST等
tool的使用
- 熟悉40nm或28nm及以下process SOC设计
- 熟悉IC综合及scan chain insertion相关知识，使用过STA进行timing静态时序分析
- 有SOC system前端整合工作经验者优先，非必须
- 熟悉IC生成测试流程
- 本科至少三年，硕士至少一年 IC设计相关工作经验
Job Description IC Design and Integration engineer (2)
- IC logic design (Front End) and SOC system work, including Verilog RTL coding, Synthesis,
Static Timing Analysis and Closure, SOC Integration and Verification related work
- Use Synopsys/Cadence/Mentor EDA tools, such as DC, DFT, STA, MBIST, etc to do FE design flow
- Use Perl, TCL, Awk and Sed script language to integrate parts tools job, and process report,etc
- Work with FE IC designer and BE IC designer (Physical Designer), Check design function and timing quality, coordinate SOC static timing closure.
- implement SOC Low power design structure
- Write test structure specification
- Implement and verify tasks of MBIST generation, scan insertion, boundary scan, TAP controller
generation, analog testing, and test pattern generation
- As an interface to test vendor in IC production testing.
General Qualifications
- Good communication capability and teamwork spirit
- High degree of initiative and responsibility
- Logical thinking and sensitive to the problem with good self-study and problem shooting ability
- Good English capability
Experience
- Bachelor’s degree in Electrical Engineering, Computer Science, or related discipline (Masters
preferred).
- Familiar with verilog or VHDL hardware design language
- Familiar with TCL/Perl/Sed/Awk script language, etc
- Familiar with FE design and flow tool, know about Synopsys/Cadence/Mentor IC tool, such as
DC, DFT, STA, MBIST, etc
- Be familiar with SOC design flow in 40nm, 28nm and below process
- Familiar with IC synthesis and scan chain insertion related knowledge, have experience in
timing analysis with STA
- Experience with SOC integration is preferred, but not must
- Familiar with production test flow
- Bachelor had 3+ years and Master had 1+ year IC design field experience
岗位名称：图像处理资深软件工程师/架构师
工作地点：合肥
招聘人数：2
职位描述：行车记录视频图像处理系统软件设计、开发
职位要求：
1、3年以上图像处理软件设计、开发经验；
2、精通C/C++ programming;
3. 熟悉图像处理经典算法；
4、有视频摄录图像防抖&增强处理研发经验尤佳；
5、团队合作、抗压；
职位职能: 硬件工程师
职位描述:
岗位描述：
汽车电子影音系统IC（ARM架构）相关的系统硬件的设计、调试、测试
IC仿真和验证提供相关的系统硬件支持
相关系统硬件问题的分析和解决
岗位要求：
通讯、自动化及电子相关专业本科及以上学历
汽车电子领域前装或准前装3年以上工作经验
有IC设计公司工作经验者（ARM架构，Smart Phone/Tablet/TV等）尤佳
具备熟练的英语技术资料阅读能力
具备良好的沟通能力和团队合作意识
Andriod 高级软件工程师
职位描述:
Pict 职责描述：
1、芯片原厂Android系统软件开发;
2、参与系统软件构架设计，解决客户量产过程中疑难杂症;
职位要求：
1、相关专业本科及以上学历；
2、5年以上软件研发经验，3年以上Android开发经验；
3、精通Android系统框架，精通Linux Kernel；
4、有芯片原厂Android系统研发经验优先;
5、有Android系统量产经验优先;
6、有前装车载GPS系统设计经验优先;
7、能熟练使用英语进行读写;
嵌入式Linux系统软件资深工程师/架构师/技术主管 软件工程师
职位描述:
职位描述：
1. 嵌入式Linux系统软件开发、设计；
2. 工作内容以Kernel/Driver/Middleware为主;
职位要求：
1、3年以上Embedded Linux开发经验；
2、精通C/C++ programming, 熟悉Embedded Linux architecture；
3、精通至少1个sub-system, 比如： Wayland/ X server, Qt/GTK+, ALSA/PulseAudio, GStreamer, Networking, Connectivity等等；
4、熟悉GENIVI/Yocto尤佳；
5. 有车载Linux经验尤佳;
6、团队合作、抗压；
Best Regards
Jane.Jin 金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
微信： xinde_jane
QQ: 1600548210
Weibo: http://weibo.com/u/1716864892
webside： www.hi-talent.cn
简历 发同芯同得的芯得 boss@hi-talent.com
- IC前端设计及SOC系统工作，包括rtl coding，design综合，静态时序分析及收敛，芯片整合及验证相关工作
- 使用Synopsys/Cadence/Mentor公司如DC/DFT/STA/MBIST等tool进行前端flow
- 使用Perl, TCL, Awk和Sed等脚本语言进行部分tool job的整合以及相应report的分析
- 和前端IC设计师及后端物理工程师协同工作, 协调进行SOC时序收敛.
- 规划SOC 低功耗设计
- 对于DFT,定义IC测试规格与方法
- 编写相关脚本或进行MBIST, SCAN (包括stuck at, at speed), 边界扫描，模拟IP测试电路的生成
测试电路的验证，测试向量的生成
- 与测试厂家合作，制定监视测试流程
综合素质要求:
- 良好的沟通能力和团队合作精神
- 高度的责任心和敬业精神
- 较强的逻辑思维能力，善于发现问题，具有良好的自学能力和解决问题的能力
- 较强的英文能力
专业背景要求:
- 电子工程、计算机科学或相关学科本科以上学历, 硕士(含)以上学历者优先
- 熟悉Verilog或VHDL硬件design 语言
- 熟练TCL编程,perl，sed和awk脚本语言
- 熟悉IC design和前端flow check的tool，如（Synopsys / Cadence / Mentor）的DC/DFT/STA/MBIST等
tool的使用
- 熟悉40nm或28nm及以下process SOC设计
- 熟悉IC综合及scan chain insertion相关知识，使用过STA进行timing静态时序分析
- 有SOC system前端整合工作经验者优先，非必须
- 熟悉IC生成测试流程
- 本科至少三年，硕士至少一年 IC设计相关工作经验
Job Description IC Design and Integration engineer (2)
- IC logic design (Front End) and SOC system work, including Verilog RTL coding, Synthesis,
Static Timing Analysis and Closure, SOC Integration and Verification related work
- Use Synopsys/Cadence/Mentor EDA tools, such as DC, DFT, STA, MBIST, etc to do FE design flow
- Use Perl, TCL, Awk and Sed script language to integrate parts tools job, and process report,etc
- Work with FE IC designer and BE IC designer (Physical Designer), Check design function and timing quality, coordinate SOC static timing closure.
- implement SOC Low power design structure
- Write test structure specification
- Implement and verify tasks of MBIST generation, scan insertion, boundary scan, TAP controller
generation, analog testing, and test pattern generation
- As an interface to test vendor in IC production testing.
General Qualifications
- Good communication capability and teamwork spirit
- High degree of initiative and responsibility
- Logical thinking and sensitive to the problem with good self-study and problem shooting ability
- Good English capability
Experience
- Bachelor’s degree in Electrical Engineering, Computer Science, or related discipline (Masters
preferred).
- Familiar with verilog or VHDL hardware design language
- Familiar with TCL/Perl/Sed/Awk script language, etc
- Familiar with FE design and flow tool, know about Synopsys/Cadence/Mentor IC tool, such as
DC, DFT, STA, MBIST, etc
- Be familiar with SOC design flow in 40nm, 28nm and below process
- Familiar with IC synthesis and scan chain insertion related knowledge, have experience in
timing analysis with STA
- Experience with SOC integration is preferred, but not must
- Familiar with production test flow
- Bachelor had 3+ years and Master had 1+ year IC design field experience
岗位名称：图像处理资深软件工程师/架构师
工作地点：合肥
招聘人数：2
职位描述：行车记录视频图像处理系统软件设计、开发
职位要求：
1、3年以上图像处理软件设计、开发经验；
2、精通C/C++ programming;
3. 熟悉图像处理经典算法；
4、有视频摄录图像防抖&增强处理研发经验尤佳；
5、团队合作、抗压；
职位职能: 硬件工程师
职位描述:
岗位描述：
汽车电子影音系统IC（ARM架构）相关的系统硬件的设计、调试、测试
IC仿真和验证提供相关的系统硬件支持
相关系统硬件问题的分析和解决
岗位要求：
通讯、自动化及电子相关专业本科及以上学历
汽车电子领域前装或准前装3年以上工作经验
有IC设计公司工作经验者（ARM架构，Smart Phone/Tablet/TV等）尤佳
具备熟练的英语技术资料阅读能力
具备良好的沟通能力和团队合作意识
Andriod 高级软件工程师
职位描述:
Pict 职责描述：
1、芯片原厂Android系统软件开发;
2、参与系统软件构架设计，解决客户量产过程中疑难杂症;
职位要求：
1、相关专业本科及以上学历；
2、5年以上软件研发经验，3年以上Android开发经验；
3、精通Android系统框架，精通Linux Kernel；
4、有芯片原厂Android系统研发经验优先;
5、有Android系统量产经验优先;
6、有前装车载GPS系统设计经验优先;
7、能熟练使用英语进行读写;
嵌入式Linux系统软件资深工程师/架构师/技术主管 软件工程师
职位描述:
职位描述：
1. 嵌入式Linux系统软件开发、设计；
2. 工作内容以Kernel/Driver/Middleware为主;
职位要求：
1、3年以上Embedded Linux开发经验；
2、精通C/C++ programming, 熟悉Embedded Linux architecture；
3、精通至少1个sub-system, 比如： Wayland/ X server, Qt/GTK+, ALSA/PulseAudio, GStreamer, Networking, Connectivity等等；
4、熟悉GENIVI/Yocto尤佳；
5. 有车载Linux经验尤佳;
6、团队合作、抗压；
Best Regards
Jane.Jin 金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
微信： xinde_jane
QQ: 1600548210
Weibo: http://weibo.com/u/1716864892
webside： www.hi-talent.cn