发射机的second harmonic pulling问题

    我做了个transmitter，工作频率是2.4G, VCO（LCVCO）工作于4.8G, VCO的信号除以2从而产生2.4G正交LO信号。通过上混频器将模拟基带信号调制到2.4G上。在片上集成了PA的输出balun。 现在通过测试发现，只要发射信号功率到-3dBm的时候发射信号的EVM就恶化了。发射功率低的时候信号正常。
    我怀疑PA pulling了VCO, 因为PA中会存在second harmonic 4.8G, 而这正好同VCO频率相同。有几个问题：
1. 如果是second harmonic pulling, 那么是何种原因导致的， 是通过PA的输出balun和VCO电感之间电磁耦合吗（两者之间距离750um)？ 还是PA工作时候substrate有second harmonic信号，从而导致VCO恶化？
2. VCO用8字形的电感好像可以降低电磁干扰，从而降低pulling的影响，这个业界用的多吗？
我以前用同样的架构做过WIFI 发射机， 发射功率在15dBm时都没有pulling现象，但是VCO电感和PA的输出balun距离大概在2000um
请大家帮我分析下原因，另外做这种架构的TX需要注意些什么来避免这个现象，谢谢

我觉得衬底的coupling可能有关系，看你VCO那里有没有做Deep N well,有钱的话可以试试看把衬底削得薄一点，如果是衬底的缘故，EVM应该会变好。感觉换个PLL的架构可以根本解决问题。如果不换架构，RFIC 2014 搜索 WSE-1的tutorial，里面有一个简单的方法，在div/2之后加一点延迟，在VCO 不敏感的时候PA 的2nd harmonic pulling最大，当然实际效果要看做的情况。BRCM做过一个cancellation loop,就是加一点点延迟或者反相过得信号，抵消二阶的干扰。关于balun的优化有一篇伯克利的文章，大概就是顶层金属错开一点点减小电容。个人感觉换架构，搞一个非direct conversion 的最最治本，纸上谈兵，概不负责。

愿闻其详

不能同时测Tx输出和LO么？可以的话试试在-3dBm时看看LO质量。

MTK新加坡的一片蓝牙paper中使用了8字形电感改善pulling
我想在工业界8字形电感应该使用很普遍了
从我的体会看8字形电感没有什么副作用，只是设计复杂一点

一般而言，都是衬底或者VDD的耦合，VCO的开关管一般放置在DNW中，所以看看DNW的VDD接触电位有没有耦合问题，也估算一下VCO的VDD和GND的耦合情况，如果VDD的接触点是LDO输出的话，仔细看一下LDO输出的电容Q值，Q值不够的话，是滤除不掉高频耦合信号的。
Bonding线的耦合一般只会发生在相邻的bonding线之间，差750um发生coupling的概率较小。

你指的VCO的开关管是 VCO的振荡管吗？VCO的开关管一般放置在DNW中，这个DNW的VDD接触是不是要直接star routing到VDD上？DNW的VDD接触是不是也要加decoupling电容来让这个VDD接触电压稳定？

VCO的开关管就是VCO的振荡管，片内高频电路相关的VDD接触点都要加decoupling来滤除高频谐波，并且小心所加cap的Q值。