芯得 Verification leader
时间:12-12
整理:3721RD
点击:
CPU/DSP Verification; [Senior CPU Verification engineer/Leader 北京上海 新加坡]
简历发 ic@hi-talent.com
和hardware design team紧密合作,掌握硬件spec, 制定验证计划, 设计验证环境和方法, 开发test pattern, debug, narrow down issue 等工作。并能参与验证group的技术方向制定和具体落实,提供系统完整的CPU的验证方法.
如果您有相关经验或者2年以上和CPU/DSP相關的HW設计或验证等经验,欢迎加入我们的团队; 我们将提供完整且系统化的培训帮助新进同仁掌握相关技能。
细节工作描述:
1. Define verification plan/develop env./verification model/project execution etc.
2. Develop verification methodology
3. take verification group leader
工作相关需求:
1. Open, Direct, Well communication skill
2. RTL/FPGA verification skill;
3. VMM/UVM etc skill;
4. CPU/DSP relative knowledge is a big plus;
5. HW/SW co-simulation/debug is a plus
Best Regards
Jane.Jin金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
QQ: 1600548210
Blog: http://blog.sina.com.cn/u/1716864892
webside: www.hi-talent.cn
简历发 ic@hi-talent.com
和hardware design team紧密合作,掌握硬件spec, 制定验证计划, 设计验证环境和方法, 开发test pattern, debug, narrow down issue 等工作。并能参与验证group的技术方向制定和具体落实,提供系统完整的CPU的验证方法.
如果您有相关经验或者2年以上和CPU/DSP相關的HW設计或验证等经验,欢迎加入我们的团队; 我们将提供完整且系统化的培训帮助新进同仁掌握相关技能。
细节工作描述:
1. Define verification plan/develop env./verification model/project execution etc.
2. Develop verification methodology
3. take verification group leader
工作相关需求:
1. Open, Direct, Well communication skill
2. RTL/FPGA verification skill;
3. VMM/UVM etc skill;
4. CPU/DSP relative knowledge is a big plus;
5. HW/SW co-simulation/debug is a plus
Best Regards
Jane.Jin金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
QQ: 1600548210
Blog: http://blog.sina.com.cn/u/1716864892
webside: www.hi-talent.cn
“提供系统完整的CPU的验证方法”——高大上啊,这年薪得七位数了吧
如果您有相关经验或者2年以上和CPU/DSP相關的HW設计或验证等经验
只要2年经验,怎么可能这么牛叉
牛叉的人你没见过,这不稀奇的,2年足够了。
最近几年,那有牛人搞asic的。