请问本版大牛，LDO哪种结构比较好

这个月导师让我做个LDO，读了十几篇JSSC,发现所谓的最近几年的经典文章竟然比10年前英特尔做的性能差的远。但英特尔那篇文章给的信息又太少。请问板上大牛，业界LDO一般采用什么结构？响应速度怎么样？小弟拜谢啦

连个指标、应用场合都没给，哪来什么好的结构

就用在普通ADC的外围电路中，驱动电流小于50mA，要求响应速度和PSRR都高些

能参考下intel那篇文章吗

Area-efficient linear regulator with ultra-fast load regulation

你们一般做LDO用什么结构啊？

就是很简单的那种两级运放的架构

两级运放，密勒补偿?那响应速度能做到多少？

恩，具体不太清楚，大概在两百纳秒这个量级

那挺快的啊，还不错

你先找个LDO的datasheet读读，了解了解LDO都有哪些参数指标。没有负载变化情况，没有输出电压精度要求，上来就谈响应速度，同学，to be professional！

负载0~100pF,电压精度适当就行

要简单就两级结构, P管输出, CL可以做到片上, ISSCC有好几篇小负载或无负载的paper

你们一般两级运放，密勒补偿?

如果是做capless，想要速度快，小电流，通常需要把dc gain loop和local fast feedback loop 分开，可以考虑下fvf

fvf负载电容做不大啊

0-100p 完全是ok的啊

哦，那我看的文章有问题。求推荐一篇，要标题就可以，谢谢啦

印象中14年isscc有一篇，名字记不清了，里面有3个loop

嗯，谢谢。我找找看

PSRR能做高吗？

在dc gain loop加filter，可以显著改善psrr

论文的名字中有FVF吗？我怎么没搜到

哦，我找到了，thanks

这个psrr太低了，而且负载范围也没给，我看其他jssc的fvf结构都是负载小于10p的。。。

成熟工艺下, PSRR可做到至少70db

dc附近的psrr通常不错，但几十M左右的很难