请教scan chain里面有INV的问题

ATPG tool现在都支持这种情况

没问题，你看都是QN输出后面插入的INV，这样scan chain的输入和输出才能相同。

scan cell就是 SI Q或者SI QN的寄存器
标准的

好的，谢啦

thx

恩，我刚刚hack了一下，寄存器的延迟做了一把前仿真
没问题

你的这种情况，主要是因为function mode下，reg之间只有简单的inv或者buf，   insert_scan 利用了这个特征，复用了D端作为SI， 避免把正常的reg换成 带SI  的寄存器
为了保持function mode下的正常功能，这种连接的scan chain是不能做scan reorder的，所以会有 ” + ORDERED ”的约束
+ ORDERED chip_core_inst/xxx/u_xxx_core_u_xxx_abcde_lsfr1_reg_reg_11_ ( IN SI ) ( OUT QN )
           chip_core_inst/xxx/U19332 ( IN I ) ( OUT Z )
           chip_core_inst/xxx/U52521 ( IN C2 ) ( OUT ZN )
           chip_core_inst/xxx/u_xxx_core_u_xxx_abcde_lsfr1_reg_reg_10_ (           IN D          ) ( OUT QN )
.66

学习了，点个赞