微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 2DFF的同步器,为什么第一个采不准后第二个能采准了

2DFF的同步器,为什么第一个采不准后第二个能采准了

时间:12-12 整理:3721RD 点击:
第一个采不准的不是会propogate下去吗
或者如果sample的信号不足够长到可以持续两个周期

留出一整个周期进行亚稳态仲裁。对于单bit而言,无论仲裁是0还是1,都是对的。

第二个也不一定能够采准,理论上亚稳态可以无限长,但是其发生概率
随时间指数衰减,所以一般2-3个时钟周期就可以满足绝大部分应用需求。

第一级虽然可能进入亚稳态,但亚稳态最终会退出的,从概率来讲,一个时钟周期内,第一级基本都会退出亚稳态

没错,事实上也有很多design同步器用三级dff

如果时钟没有到G这个级别,2级DFF失效的概率跟芯片碰到宇宙射线失效的概率,哪个更
高些?

地面上的宇宙射线失效概率是多少不知道
不过同步器输出亚稳态的概率根据时钟频率,setup/hold, output ramp rate,vih,vil,计算出来不难

2级DFF的意义,你可以简单来说这样理解.DFF采样D端的时候,有个阈值.高于阈值就算1,低
于阈值就算0.假如时钟上升沿和d同时变化,D端的值你不能保证是高于阈值还是低于阈值,
处于亚稳态,也就是说不知道啥情况. 2级DFF的话,第二级DFF的D端就不会出现时钟和D同
时变化的情况,所以是稳态,1就是1,0就是0.
我记得专门有片论文讨论这个问题. 得到的结论是,虽然2级DFF不能100%保证亚稳态的传
递,但是从概论来讲已经足够稳妥了.

just for reference.
2DFF is enough.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top