微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 问个sv随机的问题吧

问个sv随机的问题吧

时间:12-12 整理:3721RD 点击:
同一套验证环境,同一个随机用例,同一套种子,不同的Dut。
dut只是内部某个子模块做了修改会影响到总线接口的时序。
各自跑了个波形发现某个时间点后同一个用例分支运行的输入参数随机后却不一样了,之前的时间点产生的总线transaction都是相同的。
会是什么原因?假设总线行为都是正常的只有相对时间不一样。
bfm用的是vmt.用例是纯sv?vmt task
dut是一个amba接口的设计,不同的两个版本。
手机写的有点乱…
  

貌似是randomize stability得问题
是不是有用$radomize()?应该改成$uradomize()

谨慎怀疑,你环境随机的时候考虑了DUT内部的信号,而这信号在修改后变化了。导致随机产生变化。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top