微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > Re: 请教关于SV标准中的一些描述的理解

Re: 请教关于SV标准中的一些描述的理解

时间:12-12 整理:3721RD 点击:
complication unit scope:
简单来讲就是全局空间。所有没有定义在module/program/interface/..之外的变量都在这个空间里。
$unit,是上面说的空间的名字,你可以用这个名字来访问这个空间。就像你可以使用module的路径来访问module里面的变量一样。

总结下来,我觉得有些概念用得比较随意,比如SV中定义的compilation unit指一起编译的所有文件组成的集合,有些地方实际指的却是一个module/program/pacakge/...这才有了snps那句话;还有scope,其实有global scope和local scope之分,比如一个compilation unit组成一个global scope,其中的一个module内部可以说是一个local scope,有时候文档里不加区分讲出来,容易混淆。
Anyway, 谢谢指点啊!

对,每个timescale都有一个作用域,会对在它之后定义的模块产生影响。每个模块的timescale会受文件编译顺序的影响。
BTW,最近遇到一个timeunit的问题,研究了一下sv中相关标准和vcs中的实现,发现一个简单的问题被弄得实在太复杂了。最让人不能接受的是时间常量在仿真的时候会受到timeunit以及timescale的影响,你定义了一个1ns,实际仿真可能跑的可能根本不是1ns,真是ft。。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top