怎样描述连接2个inout pin

想把一个inout脚的信号直接接到另外一个inout上，怎么在verilog里描述？
比如，
inout [31:0] a;
inout [31:0] b;
???

仿真的时候可用传输门(tranifx)的verilog单元。
似乎不可综合

a<->b;
inout a;
inout b;
wire enable_a;
wire din_a;
wire dout_a;
wire enable_b;
wire din_b;
wire dout_b;
assign a = enable_a ? dout_a : 1'bz;
assign din_a = a;
assign b = enable_b ? dout_b : 1'bz;
assign din_b = b;
assign enable_b = ~enable_a;
assign dout_a= din_b;
assign dout_b= din_a;
多bit好像要写成
assign a [0] = enable_a[0] ? dout_a[0] : 1'bz;
assign a [1] = enable_a[1] ? dout_a[1] : 1'bz;
...