问一个Analog 面试题

phi1和phi2是两个不同phase 的clock，问：phi2 open的时候，vout的noise
voltage
是多少？
origin:
http://www.mitbbs.com/article_t/EE/31261977.html

试着回答一把：
noise voltage应该由两部分组成，
一是phi2开关的噪声电压，等于KT/C2
二是C1上的噪声电压转移到C2上，等于KT/C1*[C1/(C1+C2)]^2
最终的结果应该是这两部分噪声电压之和。

能帮忙贴出来么？ 这网站被屏蔽了。。。。。。

phi2如果open，相当于C2悬空，vout怎么会有噪声电压？

当初看EE315的采样电容噪声的时候有点昏
看到这个贴好像有点明白了
之前我对KT/C的理解是，C本身没有noise，但是开关有，采样的时候开关的noise会保持在C上面，从而形成KT/C噪声（只是为啥不是4KTR*BW_noise，而是KT/C我就没有想明白了）
对于这个case，我认为是ψ1相位时，C1上的噪声为KT/C1
ψ2相位时，C1上的噪声会传递一部分到C2上面，同时开关2的噪声也会被C2采样到
所以C2的噪声应该是KT/C2+(sqrt(KT/C1)*C1*C2/(C1+C2)/C2)^2=KT/C2+KT*C1/(C1+C2)^2
请问这样对吗？

我觉得开关2的噪声不对 不是KT/C2  这时电容是C1和C2的串联 所以是KT/[C1*C2/(C1+C2)]  因此最终噪声应该是 KT/[C1*C2/(C1+C2)]*[C1/(C1+C2)]^2 +KT*C1/(C1+C2)^2

就是KT/C2,
算法：在ph2结束瞬间，C2上存储的噪声电压=KT/(C1*C2/(C1+C2))*C1/(C1+C2)