微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 求教一个电路,怎样并行做最节省资源

求教一个电路,怎样并行做最节省资源

时间:12-12 整理:3721RD 点击:

这个方法不错,寄存器占用资源少,比较器用的数目也少。如果把10个bit划分成两块,分别用你的这种方法,再把两块输出做个逻辑运算,会不会更快

这个方法适用于循环迭代,需要10个周期完成;上面的方法适用于pipeline。以资源而论,这个更省。

我觉得可以直接把A的内容作为寄存器的最高位代入进行计算。这样就省去了要比较那些位置的寄存器是被指定的这一步。

如果10个周期是允许的话,这确实是最好的方法了。有收获,真好。

输出 = 高五位==0 ? 低五位的结果 : 高五位的结果;
这样呢?

不是这样的。高五位只是一个中间结果;而你说的“低五位的结果”只是一个没有高五位参与的不准确的结果,两者无法形成一个最终结果。所谓的最终结果,必须由高五位结果继续运算而得。

恩,我题都没看完。。。如果先找最大值,那么复杂度大概是255个比较器,255个选择器,255个3-1查找表逻辑,256个等于逻辑。不知道其他方法的复杂度是多少。时间上看要求,如果时序要求高,那么就拆流水线,反正吞吐率能一拍做一个。

看到这样的设计需求我第一反应是太复杂了,
能不能改改spec,从应用层面上变通避免这样的设计

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top